PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-066899

(43)Date of publication of application: 13.03.1989

(51)Int.CI.

G11C 11/40

H01L 27/04 H01L 27/10

H01L 29/78

(21)Application number: 63-162781

(71)Applicant:

RAMTRON CORP

(22)Date of filing:

01.07.1988

(72)Inventor:

DIMMLER KLAUS

EATON JR S SHEFFIELD

(30)Priority

Priority

87 69390

Priority

02.07.1987

Priority


US

(54) MEMORY CELL

(57)Abstract:

PURPOSE: To solve the polarization fatigue problem of a ferroelectric substance material and to obtain a high speed nonvolatile semiconductor memory by providing internal nodes and accumulating the conditions of the nodes to a memory cell at various time.

CONSTITUTION: A memory cell 10 is provided with first and second parts. A first part 12 has a volatile memory and a second part 14 is provided with the circuit which includes the ferroelectric substance device that is connected to the part 12. The part 12 includes the flip-flop which consists of two n channel transistors 16 and 18 and two p channel transistors 20 and 22. A pair of nodes A and B is cross coupled to the gate electrodes of the transistors 16 to 22. A node C is connected to a zero volt VSS and a node D couples the source electrodes of the transistors 20 and 22 to a signal CLKI. The signal CLKI is normally at a VCC level. Thus, data writing and reading are conducted for the flip-flop, which consists of cross coupled transistors, by accessing to bit lines 28 and 30 and a word line.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁(JP)

① 特許出願公開

⑩公開特許公報(A)

昭64-66899

@Int_Cl_4		識別記号	庁内整理番号	❸公開	昭和64年(198	9)3月13日
G 11 C 1	11/40 27/04	3 0 1	7230-5B C-7514-5F			
2	27/10 19/78	$\begin{smallmatrix}4&4&1\\3&7&1\end{smallmatrix}$	8624-5F 7514-5F審査請求	未請求	請求項の数 11	(全8頁)

メモリセル 図発明の名称

> ②特 頤 昭63-162781

願 昭63(1988)7月1日 ❷出

優先権主張 図1987年7月2日3米国(US)30069390

アメリカ合衆国コロラド州 80906 コロラド スプリン クラウス・デイムラー 砂発 明 者

グス オウタム ハイツ ドライブ 4050 ビー

アメリカ合衆国コロラド州 80906 コロラド スプリン 砂発 明 者 エス・シェフィール

> グス スプリング リツジ サークル 3361 ド・イートン・ジユニ

アメリカ合衆国コロラド州 80907 コロラド スプリン ⑪出 願 人 ラムトロン・コーポレ ーション

グス オースチン プラフス パークウエイ 1873 ユニ

バーシテイ オフイイス パーク

の代 理 人 弁理士 杉村 暁秀 外1名

細

- 1. 発明の名称
- 2. 特許請求の範囲
 - 1. 集積回路用のメモリセルであって、

内部ノードを有し、このノードの状態が種 々の時間にメモリセルに蓄積されるデータに 対応して変化する半導体記憶装置と、

前記ノードに結合された強誘電体回路と を具えていることを特徴とするメモリセル。

- 2. 前記半導体記憶装置は1対のトランジスタ ともう1つの内部ノードを有し、前記強誘電 体回路は前記2個のノードのそれぞれに結合 された2個の強誘電体コンデンサを具えてい ることを特徴とする請求項し記載のメモリセ
- 3. 前記半導体記憶装置はスタティック RAMセ ルを具え、前記1対のトランジスタをフリッ プフロップの形態に交差結合し、前記2個の 内部ノードの各々を前記2個のトランジスタ のそれぞれのゲートに結合し、前記強誘電体

コンデンサの各々を前記ノードの各々と電圧 顔との間に結合してあることを特徴とする請 求項2記載のメモリセル。

- 4. 前記コンデンサの各々は1対の結合トラン ジスタの各々を軽で前記ノードの各々に結合 してあることを特徴とする請求項3記載のメ モリセル。
- 5. 更にもう1 対のトランジスタを設け、その 各トランジスタを各コンデンサに対応させ、 そのソース- ドレインパスを対応するコンデ ンサを短絡するように結合してあることを特 徴とする請求項3記載のメモリセル。
- 6. 前記半導体記憶装置は4個のノードを有す る2対の交差結合CNOSトランジスタを具え、 前記4個のノードのうちの2個のノードが前 記内部ノードであり、第3のノードが基準電 圧忍に、第4のノードが動作電圧源に結合さ れていることを特徴とする請求項3記載のメ モリセル。
- 7. 1対の交差結合トランジスタと、2個の強

特開昭64-66899(2)

誘電体コンデンサと、4個のノードを具え、電これらノードのうちの第1のノードを基準電圧源と前記2個のトランジスタとに結合し、前記2個のコンデンサの一方の極板を前記ハードのうちの第2及び第3のノードにお合し、前記2個のコンデンサの他方の極板を前記ノードを動作電圧源に結合してあることを特徴とするメモリセル。

رية

- 8. (a) 揮発性半導体記憶装置の状態をデータに 従って設定し、次いで
 - (b) 強誘電体装置の分極状態を前記データに 従って選択的に制御し、次いで
 - (c) 前記記憶装置から電源を切ることを特徴とするデータ記憶方法。
- 9. 前記記憶装置に電源を再び供給し、前記記憶装置の状態を前記分極状態に従って設定することを特徴とする請求項8記載の方法。
- 10. 揮発性記憶装置はスタティック RAMセルを

具え、前記強誘電体装置は前記 RAMセルに結合された2個の強誘電体コンデンサを具えていることを特徴とする請求項8記載の方法。

- 11. 前記 RANセルは前記 2 個のコンデンサのうちの第1のコンデンサに結合された第1のノードと、前記 2 個のコンデンサのうちの第2のコンデンサに結合された第2のノードとを有し、前記 2 個のコンデンサは第3のノードとを有し、前記合されており、前記(b)の強誘体装置の分極状態の制御は前記第3のノードの電圧を、前記第1のコンデンサが前記第2のノードの電圧に従って分極されると共に前記第2のコンデンサが前記第2のノードの電圧に従って分極されるように制御することを特徴とする請求項10記載の方法。
- 3. 発明の詳細な説明

本発明は半導体メモリに関するものである。本 発明は不揮発性及びラジェーションハードニング のような強誘電体装置の利点とスタティック RAM

及びダイナミック RAMのような他のタイプのメモリの利点とを組み合わせるものである。

今日のメモリ技術にはいくつかの異なる技術がある。一般の人々は、磁気テーブがピデオ信号・ できる。一般の人々は、磁気テーブがピデオ信号・ できる。 オーディオ信号の記録につかわれているのでいる。 されば情報を磁気集体上に磁界で記憶の分野では情報を直列に書き込み及び読み出して連続的なピデオ画像又は音声を記録及び張み出して連続的ににでいる。 磁気テーブは不揮発性メモリであり、これに記憶された情報を保するためにこの記憶媒体に電力を連続的に供給する必要はない。

同様に、磁気パブルメモリも情報を磁気ドメインで記憶し、不揮発性である。しかし、磁気パブルメモリも磁気テープと同様に直列にアクセスする必要がある。

今日では一般にコンピュータのユーザは自分の コンピュータを用いて発生させた又は更新したデ ータ又はプログラムを不発揮性記憶媒体に記憶し て停電や不注意によりデータが消えてなくならないようにしている。これは不発揮性メモリの大きな利点の1つである。今日ではこの目的のためには磁気フロッピディスクが一般に使われている。

しかし、高速処理のためにはメモリに記憶され た情報をランダムにアクセスし得る必要がある。 従って、ここ2.30年の間、種々のタイプのラ ンダムアクセスメモリが開発されてきた。一般に これらメモリは半導体メモリである。半導体ラン ダムアクセスメモリ (RAM) においては、2 進情 報の1ピットを1つのメモリセルに記憶し、多数 のセルをアレーに配列している。今日では一般に 多数のピットラインを設け、各ピットラインを復 数のメモリセルに結合させると共に、これらピッ トラインと直交する多数のワードラインを設け、 各ワードラインを複数のメモリセルに結合させて いる。種々のアドレスデコードがアクセスすべき 1つのセルを指定する。これがため、アドレスを 指定することにより何千個ものメモリセルを含む アレー内の1つのメモリセルをアクセスすことが

特開昭64-66899(3)

できる。メモリセルはくり返し使用できると共に、 極めて高速(例えば数拾ナノ秒)にアクセスする ことができる。これらの能力はコンピュータやデ ータ処理装置に極めて重要である。

رية

RAMは"ダイナミック" RAMと"スタティック" RAMに分けられる。この区別は一般に RAMに組み込まれているメモリセルのタイプによる。ダイナミック RAMのメモリセルの場合には、半導体材料の基板内に形成されたコンデンサにデータが書積される。トランジスタがコンデンサとピックトラインとを選択的に結合する。この簡単な構成のために、ダイナミック RAM (DRAM) のメモリセルルの破で、相当高密度に製造することができるされる情報電荷が基板内のコンデンサに蓄積によれるため、この電荷が減少し、メモリの内容を保いるためにはこれを周期的にリフレッシュする必要がある。

スタティック RAMはリフレッシュする必要のないメモリセルを含んでいる点がダイナミック RAM と相逢する。スタティック RAMのセルは通常双安 定フリップフロップとして構成した数個のトランジスタを含んでいる。このフリップフロップの2つの状態を用いて2進データの2つの異なるレベルを記憶する。スタティック RAMのセルは数個のトランジスタを含むためDRAMセルより大きく、従って半導体チップ上に高密度に実装することができない。他方、スタティック RAMは高速に動作すると共にリフレッシュ処理用の論理回路を必要としない。

ダイナミック RANもスタティック RANもランダムアクセスし得る利点を有するが、不揮発性である欠点を有する。即ち、電源をメモリから切ると、データが消失する。ダイナミック RANのメモリセル内のコンデンサに蓄積された電荷が消失すると共に、スタティック RANのメモリセル内のフリップフロップ状態を保持する電圧が零に低下するためフリップフロップがそのデータを消失する。

強誘電体コンデンサをメモリセルに用いる RAM は十分な不揮発性の利点を有する。簡単に説明す ると、強誘電体コンデンサは1対の極板間に強誘

しかし、強誘電体コンデンサを RAMセルに使用すると、強誘電体コンデンサが一方の分極状態から他方の分極状態へとくり返し (数百万回) スイッチされるので、その強誘電体材料が疲労特性を示す欠点があることが確かめられた。

本発明の目的は、強誘電体材料を用いるが分極 疲労の問題を解決し、ランダムアクセスし得る高 速度の不揮発性半導体メモリを提供することにあ る。

本発明のその他の特徴は以下の本発明の好適実

特開昭64-66899(4)

施例の説明から明らかとなる。しかし、以下の好 適実施例ではスタティック RAMセルを用いるが本 発明は強誘電体コンデンサをスタティック RAMセ ルと組み合わせたものに限定されるものではない 点に注意されたい。

図面を参照して本発明の好適実施例を説明する。 I. <u>第1</u>実施例

第1A図は強誘電体装置を非強誘電体メモリセル技術と組み合わせたメモリセル10を示す。メモリセル10は第1及び第2部分12及び14を具える。第1部分12は揮発性メモリセルを具え、第2部分14は第1部分に結合された強誘電体装置を含む回路を具えている。本例では部分12はCNOSスタティック RAMセルを用いているが、このメモリセルを用いなる例示であって他のタイプのメモリセルを用いることもできる。

部分12は2個のnチ+ンネルトランジスタ16. 18と2個のpチ+ンネルトランジスタ20.22 から 成るフリップフロップを含む。1対のノードAお よびBがトランジスタ16~22のゲート電極に交差 結合される。ノードCは零ポルトのVSS レベルに 設定される。ノードDはDチャンネルトランジス 夕20.22 のソース電極を信号CLKIに結合し、この 信号は通常はVCC レベルにある。アクセストラン ジスタ24及び26のソース- ドレインパスは内部ノ ードA及びBをピットライン28.30 にそれぞれ結 合する。アクセストランジスタ24.26 のゲート電 極はワードラインに結合される。

ノードA及びBはもう1対のトランジスタ32、34のソース-ドレインバスを経て1対の強誘電コンデンサ36、38の上側極板に結合される。尚、フルCMOSゲートを使用することもでき、また逆論での場合には PチャンネルMOS を使用することもできる。説明を容易にするために、トランジスタ32とコンデンサ36との接続点をノードFとコンデンサ36、38の下側極板をノードFで電気的に結合すると共に、通常低レベル状態に保たれている論理信号CLK2に結合する。ノードA及びE間及びノードB及びF間のトランジスタ32

及び34は論理信号CLK3によりゲートされる。本例ではコンデンサ36、38 にそれぞれ対応する短絡トランジスタ40、42 も合んでいる。短絡トランジスタ40、42 のソース・ドレインバスはノードE及びFをVSS レベルに選択的に結合する。トランジスタ40及び42のゲート電極は論理信号CLK4に結合される。これがため、CLK2(ノードG)がVSSレベルにあり、且つトランジスタ40及び42がオンのときこれらコンデンサが短絡される。

a. 常規動作

第1B図を参照するに、瞬時ToからTiまでの常規助作中CLK1(ノードD)は高レベル(VCC)である。 論理信号CLK2及びCLK3はともに低レベルである。 これがため、トランジスタ32及び34はオフ状態にあるため、第1部分12は第2部分14から切り離される。 従って、メモリセル部分12の常規動作中ノードA及びBに生ずる電圧遷移は強誘電体コンデンサ36、38 に直接伝達されない。 しかし、これを一層確実にするために信号CLK3が低レベルのとき 信号CLK4を高レベルにすることができる。 従って、

短絡コンデンサ40、42 がターンオンしてコンデンサ36、38 が短絡される。これによりこれら強誘電体コンデンサ間の直流成分を除去することができる。強誘電体装置が直流破壊されにくい場合には本例の変形例として給理信号CLK4及びトランジスタ40、42 を除去することができる。

これがため、上述の状態が生じているときは揮発性部分12のメモリセルがスタティック RAMメモリセルとして完全に機能し、そのビットライン28.30及びワードラインによりアクセスして交差結合トランジスタ16.18.20及び22から成るフリップフロップにデータを書込み及び読み出すことができる。

b. <u>不揮発性部分への転記</u>

任意の瞬時T.に、揮発性部分12内に蓄敬されている情報を不揮発性部分14へ転記することが必要になると、論理信号CLK3が零ポルトから高レベルになる。説明のために、部分12に蓄積されているデータは、ノードAが低電圧レベル (VCS)で、ノードBが高電圧レベル (VCC)であるものとする。

特開昭64-66899(5)

CLKIはノードDを高レベルに維持している。ノー ドBの高レベルは、トランジスタ34のターンオン 時にノードFの電圧レベルを上昇する。CLK4が低 レベルになり、CLK3が高レベルになって強誘電体 コンデンサ36.38 の充電が可能になる。ノードG のCLK2はまだ低レベルであるため、ノードFの電 圧の上昇によりコンデンサ38が一方の分極状態 ("高"状態と称すことができる) に駆動される。 強誘電体コンデンサ38のその前の状態が"低"状 態であることもある。この場合には分極反転電流 がスタティック RAMセルの内部ノードBから引き 出される。この電流はスタティックセルのブルア ップ装置22により供給してノードBの電圧がスタ ティックセルのスイッチング電圧より低くならな いようにする必要がある。トランジスタ22及びノ - FBにより供給されるこの電流の大きさはコン デンサ38とトランジスタ22並びにノードBの寄生 容量の相対寸法により制御することができる。

次に他方の強誘電体コンデンサをセットする必要がある。これを行うために、瞬時T,に信号CLK2

が高レベルになり、ノードGの電圧が上昇する。 揮発性セルのノードAは低論理レベルにあるため、 ノードEも低レベルにあり、強誘電体コンデンサ 36間の電圧がコンデンサ36に他方の分極状態 ("低"状態と称すことができる)を書き込む。 前と同様に、この書き込みがその前の情報をオー バライトすることもある。この場合には電流がス タティックセルのノードAに注入される。スタテ ィックセル内のプルダウン装置16は十分な大きさ にしてこのノードAの電圧がスタティックセルの スイッチング電圧より低くならないようにする必 要がある。コンデンサ36を流れる電流はスタティ ックセルを切り換える電流より小さくする必要が ある。この電流はコンデンサ36とトランジスタ16 並びにノードAの寄生容量の相対寸法により制御 することができる。

瞬時T。において、揮発性セル内の情報は強誘電体コンデンサ38.40 に蓄積されたことになる。スタティックセルの一方のノードの高レベルは一方の強誘電体コンデンサに書き込まれた"高"分離

状態に対応し、スタティックセルの他方のノードの低レベルは他方の強誘電体コンデンサに書き込まれた。低、分極状態に対応する。尚、強誘電体コンデンサの異なる分極状態を論理レベル。高、及び"低"に任意に割り当てることができることなくメモリを減勢することができると共に信号CLK1、CLK2、CLK3およびCLK4の全てを零ポルトにすることができる。全ての電圧が零ポルトになっても、コンデンサ36,38の分極状態は存続するため情報が保持される。

ユーザは瞬時Tっにデータを失うことなくこのメモリを自由に減勢することができるが、確々の理由のためにスタティック RAMの常規動作を続ける必要があり得る。斯かる常規動作を、CLK2を再び低レベルにすることによりデータを部分14内に保存した状態で部分12に回復させることができる。この目的のために、CLK3を低レベルにして部分14を部分12から切り離すと共に第18図に示すように瞬時TっからT。までCLK4を高レベルしてトランジス

タ40.42 をターンオンさせて強誘電体コンデンサ を短絡させる。その後は任意の時間に、CLK1及び CLK4を低レベルすることによりメモリを滅勢する ことができる。

c. <u>不揮発性部分から揮発性部分部分へのリストア</u> セル10が減勢されている状態において不揮発性 部分14内に蓄積されている情報をメモリセルの附 勢時に揮発性部分12にリストアさせることができ る。リストア処理は常規動作から入ることもでき る。リストアサイクルがメモリセルの附勢サイク ルから入る場合には、"常規"動作に対応する電 圧レベルがリストアサイクルの開始前にセットさ れる。これにより強誘電体装置からスタティック セルへのデータ転送は確々に達成することができ る。好ましくは、第18図に示すように瞬時T。にお . いて、CLK1を低レベルにセットしてノードDを大 地電位に低下させてスタティックセルのpチャン ネル装置を不作動にする。信号CLK4を瞬時T。にお いて高レベルにしてノードA及びBを瞬時T。から Tsまでトランジスタ32及び34を経て容ポルトに予

特開昭64-66899 (6)

備充電する。或いは又、ノードA及びBを、CLK3が低レベルになる前にビットライン28,30を零ポルトにすると共にワードラインNLを高レベルにすることにより零ポルトに予備充電することもできる。次いで瞬時T。においてCLK3を高レベルにしてノードE及びFをノードA及びBに結合する。

コンデンサに対応するスタティックセルの内部ノードの電圧が他方のノードより僅かに高くなる。 ノードA又はBが1ポルトに達すると、 n チャンネルトランジスタ16.18 が初期設定される。

瞬時T,において、CLK1を制御された上昇時間で 高レベルにすることができる。内部ノードがこの ように設定されるとき(解時T。)、"低"分極状 腹の強誘電体コンデンサがリフレッシュされる。 次いでCLK2を低レベルにすることができ、これに より"高"分極状態がリフレッシュされる。 瞬時 T.において、CLK3を低レベルにすると共にCLK4を 高レベルにして不揮発性部分14を揮発性部分12か ら切り離すと共にコンデンサ36,38 を短絡するこ とができる。これは回路を瞬時T。と同一の常規SR AM動作状態にする。瞬時T。- T。の目的は"高"分 極状態を含む強誘電体コンデンサにおいて失われ た分極状態を回復するためである。この分極状態 はCLK2が高レベルになる瞬時Teに失われる。この 瞬時に、状態が切り換えられた一方の強誘電体コ ンデンサが他方のコンデンサよりも大きな電流を

生する。この電流の不均衡を用いてスタティック RANセルを高電流側が高電圧状態に対応するよう に切り換える。この時 "高" 分極状態側の強誘電 体コンデンサの各端が5Vになる(即ち強誘電体間 の電圧が0Vになる) 。CLK2が再び低レベルになる と、この強誘電体間の電圧が逆方向になって "高" 分極状態を回復する。

スタティックセルの内部ノードA及びBの容量が、"高"分極状態にされているコンデンサ36又は38の分極状態をCLK2が高レベルになる際に部分的に反転させるのに不十分な場合には他のサイクルを用いることができる。

例えばビットライン28及び30を追加の容量として用いることができる。これらビットラインを低電圧レベルにすると共に(トランジスタ24,26のゲート電極に結合された)ワードラインを高レベルにする。この状態で上述したリストア処理と同一のサイクルを実行させることができる。この場合、ビットラインが高い容量をもたらす。このサイクルが終了したとき、ワードラインを低レベル

に戻す。このサイクルを全ワードラインに対し反 復させる。この後者の技術ではセルを行順次にの みリストアすることができる。

これらのサイクルの持続時間は使用する強誘電体材料のスイッチング速度により決まる。KNO,の場合には下記のサイクルタイムが好適である。 転記サイクル:

- ↑。 T₁:この時間はスタティック RAMセルの常 規動作に対応し、その持続時間は不確 定である。
- T₁ T₂: "高" 分極状態を一方の強誘電体装置 に書き込む。 (1-10μs)
- 「12 「1: "低"分極状態を他方の強誘電体装置 に書き込む。 (1-10μs)
- T。 T。: この時間はスタティック RAMセルの常 規動作に対応し、その持続時間は不確 定である。

リストアサイクル:

T。 - Ts: VCC電源をセルから切り、内部ノード を予備充電する。このステップの持続

特開昭64-66899(7)

時間はCLK1を低レベルにするのに要する時間により決まる。これは容**強性**ランナに似ている。(100ns)

- T₅ T₆:ノードAとE間及びノードBとF間の接続を設定する。その接続時間はCLK3のRC遅延により決まる。(15ns)
- Ta- Tr: 強誘電体コンデンサの状態を検知する。 その持続時間は強誘電体コンデンサの 状態の切り換えと非切り換えとを弁別 する電流を発生するのに要する時間に より決まる。(20ns ~50ns)
- T₁- T_e: VCC電源をスタティックセルに再び供 給する。CLK1ラインの容量によりその 持続時間が決まる。(100ns)
- T_• T_•: "高" 分極状態の強誘電体コンデンサ を再書き込みする。その速度は強誘電 体の切り換え速度により決まる。(1 μs ~10 μs)
- Taー : 強誘電体コンデンサを切り離し、短格 する。この持続時間はCLK3及びCLK4の

スルーレートによりきまる。(20ns)

11. 第2実施例

第2図は本発明の他のメモリセル50を示すもの である。本例では、強誘電体コンデンサを揮発性 スタティックセル内に位置させ、2つの機能を行 わせる。セル50は1対の交差結合nチャンネルト ランジスタ52,54 を具える。それらのゲート電極 を内部ノードA、Bに結合し、次いで対応する強 誘電体コンデンサ56.58 の下側極板に結合する。 コンデンサ56.58 の上側極板はノードDにおいて クロック信号 CLK。(ここで nは行のインデック スナンバーである) に結合する。斯かるクロック 信号は動作電圧の切り換え可能電源を与える。ト ランジスタ52.54 のソースはノードCにおいて基 準電位VSS または大地に結合する。ノードA及び Bはアクセストランジスタ60.62 のソースドレイ ンパスを経てピットライン64.66 に結合する。ト ランジスタ60及び62はワードラインでゲートする。 常規動作中データを維持するための電流はスタテ ィックセルの抵抗性負荷として機能する強誘電体

コンデンサを経て供給される。第Ⅲ相硝酸カリウムを含む多くの強誘電体コンデンサの抵抗特性は現在のスタティック RANセル内の抵抗として使用されている多結晶シリコン抵抗又はダイオードに見られるものと同様である。

このセルの転記及びリストア動作は次の通りである。転記に対してはワードライン64.66 がノードA及びBからデータを受信する。センス増幅されている)がデータをラッチすると共間後されている)がデータをシッチする。短時間といったのではなり、がデータをシッチする。短時間といったのではなりがデータをいったが一方の一下である。ないでは、この行のセルに対するCLK。が低になり、低でカウェンサ56.58にである。この行のコンデンサ56又は58にである。この行のコンデンサ56又は58にである。なり、他状態を番き込むことができる。このクロックCLK。を高レベルにすると共にフードライン

肌を低レベルにすることができる。次のワードラインに対応する次の行を、ビットラインをもとの 状態に戻した後に、同様にして転記することがで きる。

不揮発性部分からデータを揮発性部分へリストアするには、ピットライン64及び66を繋ポルトに予備充電する。ワードライン肌を高レベルにしてノードA及びBも零ポルトに予備充電する。次いでワードラインを再び低レベルにする。ついでCLK。を高レベルにすると、分極状態の差により強誘電体コンデンサ56,58の一方が他方よりも大きな電流を流し、これにより揮発性セルが所要の如くセットされる。

以上の実施例の記載は本発明の一例にすぎず、本発明はこれらの実施例に限定されず、確々の変形が可能である。例えば、上述の実施例では2個の強誘電体コンデンサを用いるが、斯かるコンデンサは2つの異なる状態を表し得るので変形例では斯かるコンデンサを1個だけにすることができる。

特開昭64-66899(8)

4. 図面の簡単な説明

第1A図は本発明によるスタティック RAMメモリ セルの一実施例の回路図、

第18図は第1A図のメモリセルに対するストアサ イクル及びリストアサイクルのタイミング図、

第2図は本発明によるメモリセルの他の実施例 の回路図である。

A, B, C, D, E, F, G …ノード

10…メモリセル

12… 揮発性部分

14…不揮発性部分

16.18.20.22 …フリップフロップ

24,26 …アクセストランジスタ

28.30 …ピットライン WL…ワードライン

32.34 …結合トランジスタ

36.38 …強誘電体コンデンサ

40.42 …短絡トランジスタ

CLK1~CLK4…クロック信号

50…メモリ

52.54 …フリップフロップ

56.58 …強誘電体コンデンサ

60,62 …アクセストランジスタ

64,66 …ピットライン

CLK. …クロック信号

代理人弁理士

特許出願人 ラムトロン・コーポレーション

代理人弁理士



